科學研究 - 讓耗時耗資的LSI開發「民主化」，搭建國際網絡培育下一代技術人才

隨著人工智慧（AI）的快速發展和需求擴大，以大型積體電路（LSI）為代表的尖端半導體技術開發競爭日益激烈。然而，當前狀況是LSI的設計開發既耗時又耗資，除大型科技企業外難以參與，技術人才培養也進展緩慢。東京大學研究生院工學系研究科的小菅敦丈副教授，正在致力於推進實現短期、低成本、人人都能開發LSI的「LSI民主化」，以活化日本國內半導體技術開發，並培養青年人才。

小菅敦丈
東京大學研究生院工學系研究科副教授

生成式AI需求導致開發競爭激化
透過ASPIRE培養青年研究人才

電腦與智慧型手機所使用的半導體晶片，是支撐現代社會生活與經濟的關鍵技術，被稱作「產業之米」。半導體晶片包含以矽作為原材料製成的記憶體、負責運算處理的積體電路（IC）、大型積體電路（LSI）以及超大型積體電路（VLSI）等。這些不僅搭載於IT設備，還搭載於工業機械、汽車、家電產品等廣泛產品中，極大地推動了社會和人類生活的發展。

近年來，全球範圍內半導體晶片研發競爭日趨激烈。其背景包括生成式AI的快速發展與需求激增、物聯網（IoT）的普及，以及供應鏈動盪、為應對地緣政治風險而不斷提升的經濟安全保障關注度等。與此同時，LSI的設計開發持續走向高端化、複雜化，研發成本也大幅上漲。因此，資源有限的高校等研究團隊很難持續開展LSI研發工作。在此背景下，東京大學的小菅敦丈副教授正藉助日本科學技術振興機構（JST）尖端國際聯合研究推進項目（ASPIRE），致力於提高半導體晶片設計開發效率和降低研發成本。

ASPIRE項目旨在讓日本的研究者加入世界頂尖研究網絡，透過國際學術交流促進「國際人才環流」。該項目推動日本研究者參與AI、半導體、生物等國家規劃重點領域的前沿研究國際網絡，同時建構一套培育可在全球大展身手的青年研究者的人才成長機制（圖1）。為搭建與目標國家和地區的國際合作研究網絡，項目要求日方研究團隊必須派遣青年研究者赴海外開展研究。

圖1　ASPIRE項目以活化國際人才環流、推進聯合研究為目標，支持推動日本研究者參與前沿研究國際網絡、培育青年研究者，並透過強化人脈聯繫，為參與、建構永續的國際合作網絡奠定基礎。

LSI設計日趨高端複雜化
技術人才短缺成為全球性課題

小菅與LSI的結緣始於童年。他表示：「我上小學低年級時，正值家庭遊戲機的萌芽階段。在接觸紅白機、Game Boy、PlayStation的過程中，切身感受到支撐這些設備的電子器件性能不斷提升。」而真正促使他下定決心正式投身LSI研究的契機，是智慧型手機的問世。智慧型手機不同於以往的功能手機（老式行動電話），作為可以聯網的便攜設備走入大眾生活，而堪稱其「心臟」的正是LSI。

小菅在ASPIRE項目中提出的核心目標是實現「LSI民主化」。半導體製造工藝的微細化提升了晶片性能，但與此同時，設計規則也急劇增加，用於設計與驗證的PDK（工藝設計包）工具、用於實現設計高效化與自動化的EDA（電子設計自動化）工具，也不斷升級，變得愈發複雜。

除此之外，開發AI程式等軟體，只要掌握Python等程式設計語言，中學生就可以完成，但LSI開發不僅要完成設計，還必須試製半導體晶片，因此十分耗費時間與成本。據稱單次試製花費千萬日圓的情況也不少見。

小菅指出：「日本的LSI設計技術人才正在不斷減少，這已經成為半導體產業的瓶頸。原因之一是積體電路相關的教育需要投入大量資金與時間。」學習IC的學生減少並非日本獨有的趨勢，美國電氣電子工程師學會（IEEE）也將其視作一項亟待解決的課題。

小菅希望，將過去因成本高昂、僅有少數研究者與企業才能開展的LSI研發，轉變為廣大研究者均可低成本推進的工作，以此促進創新成果的產出，同時降低IC技術人才的培養門檻。談及發展前景，他表示：「如果LSI民主化持續推進，除AI之外，還有望實現與量子技術、生物技術等領域的跨學科協作，在各個領域催生創新成果。」

採用超小規模製造設備
1天內完成IC設計與晶片試製

對於ASPIRE項目的技術路線，小菅做出如下設想：日本擁有擅長縮短半導體晶片製造週期、降低製造成本的研究團隊，但在開發可實現自動化設計的EDA工具方面實力不足。而美國的優勢在於積累了開源EDA工具「Open EDA」的大量技術經驗。因此，項目計畫依託ASPIRE搭建由各國頂尖研究者組成的國際人才環流網絡，共享各方技術優勢，力爭建構一套一站式支撐從設計到製造、實現短交期與低成本的研發平台（圖2）。

圖2　小菅ASPIRE項目所建構的「LSI民主化」國際人才環流網絡（截至2023年度）。CGLA是在半導體晶片內將運算單元與記憶體就近布置，最大限度減少資料傳輸，從而降低功耗的架構。AgileX是文部科學省項目中設置在東京大學內的革新性半導體技術研究基地。

具體舉措的要點之一是預先製作半導體晶片的通用基礎平台。以此為基礎，以半定製、半訂購的形式進行試製。半導體晶片存在大量可複用的通用模組，透過複用這些通用模組能夠壓縮成本。

此外，透過使用被稱為迷你晶圓廠（Minimal Fab）的超小規模半導體製造設備，使設計的半導體晶片能夠在短期內製造。半導體晶片一般在大型淨室（防塵室）中製造，而迷你晶圓廠僅需會議室大小的小型潔淨空間，即可完成晶片製造。

迷你晶圓廠不適合量產，但能在短期內試製樣品，因此也適合學生實驗。設置在東京大學本鄉校區的迷你晶圓廠，可在一天內完成IC設計，一天內完成半導體晶片試製。據稱這是全球罕見的研究設施（圖3）。

圖3　東京大學內搭建的半導體晶片試製裝置。該裝置可連貫、快速完成IC的設計、試製與評測，能夠大幅縮短試製週期、削減試製成本。

在美國拓展研究人員網絡
組建三國團隊覆蓋全部技術環節

在推進ASPIRE項目的過程中，小菅隨同赴美的青年研究人員於2024年前往斯坦福大學訪學約一年。他一邊學習利用Open EDA開展晶片設計的技術經驗，一邊積極舉辦研討會與活動，以此拓展研究人員人脈網絡，促進與矽谷企業的交流。

據稱，與已商業化的EDA工具相比，Open EDA可用功能有限，在維護與使用方式上存在特有的難點。它並不像商用工具那樣配備易於操作的功能，因此使用Open EDA進行設計時，必須充分掌握其操作方法。此外，美國研究生的出身國等背景多樣，所需要的支持和學習環境也並非千篇一律。因此，如何搭建便於所有人使用的環境，同時推進Open EDA的應用，成為課題之一。斯坦福大學已經積累了攻克這類使用門檻的相關經驗。

然而，這些經驗大多並未形成書面文件，也沒有封裝成工具對外提供。小菅回顧道：「部分問題依靠人工解決，這類經驗作為隱性知識積累在一線現場，卻沒有以論文的形式留存下來。我切實感受到，這些隱性知識匯聚成龐大的集體智慧，支撐著斯坦福大學的人才培養工作。」

小菅在美國訪學的2024年，正是AI大語言模型（LLM）取得重大發展的時期。藉助飛速進化的AI實現自然語言處理，有望助力開發者將設計構想落地實現。小菅表示：「AI的進步或將降低半導體晶片設計開發的門檻，推動創新的加速到來。」據悉，已有青年研究者發表論文，介紹利用AI使用Open EDA的相關研究成果。

2025年度，除與擅長架構開發的斯坦福大學繼續開展聯合研究外，研究團隊完成重組，還加入了在記憶體與數位電路實現方面具備優勢的韓國研究力量，以及在模擬電路、感測器電路領域擁有研究實績的慶應義塾大學、東京科學大學。各方共享經驗，制定了開發利用生成式AI的開源設計自動化框架「ÅGI（Å-class LSI Generator Infrastructure）」的方針（圖4）。

圖4　小菅研究項目力爭實現的開源設計自動化框架「ÅGI（Å-class LSI Generator Infrastructure）」的概念。tcl是一種文法簡潔的腳本語言，在此處作為硬體描述語言使用。RTLRTL 指面向半導體晶片暫存器之間的資料傳輸進行考量的設計方式。

日方團隊負責架構探索、數位電路設計、三維設計以及模擬電路設計。美方團隊承擔硬體描述語言的自動生成工作，韓方團隊負責記憶體以及設計優化技術的開發。透過三國團隊的聯合研究，全面覆蓋LSI開發的各項技術環節，力爭實現對成本的削減。

藉助AI攻克全球性課題
透過國際交流培養下一代人才

據稱，小菅當初申請ASPIRE項目的背後，源於他的危機感——日本的人才培養工作或許正陷入停滯。透過該項目，他學習了斯坦福大學與矽谷的人才環流模式，並認識到：日本在製造領域發展順利，但在晶片設計與軟體開發方面，美國處於領先地位。這一認知推動了後續的聯合研究。小菅表示：「日美雙方各自夯實自身的核心研究方向，才能做到互相尊重，從而讓聯合研究得以持續開展。」

另一方面，隨著LSI微細化推進，設計對象呈指數級增加，設計開發也變得更加困難，即便是斯坦福大學也在此面臨困境。此外，在台灣、韓國、新加坡聽取意見後，也認識到這是全球性共同課題，從而看到了透過活用AI來攻克這一難題的新方向。

從培養下一代研究者的觀點來看，學生之間開展活躍交流也很重要。同年齡段的研究者更容易擁有共同的課題意識，透過交流，能夠吸收各自研究室中電路設計等相關的隱性知識。

2026年7月，作為ASPIRE項目的一環，在東京大學舉辦了由韓國科學技術院（KAIST）、東京大學、慶應義塾大學、東京科學大學研究者參加的「KTT（KAIST-Tokyo-Tsinghua）研討會」（Tsinghua為清華大學）。該研討會的特徵是，從企劃營運、會場布置到午餐安排，全部由學生負責完成。小菅也在學生和青年研究者時代籌辦過國際研討會，並憑藉這類經歷結識了眾多海外研究者（圖5）。